简历：
余子濠，中科院计算所工程师，2022年博士毕业于中科院计算所。负责“一生一芯”计划的教学方案设计和大规模人才培养的流程建设。参与编写《计算机系统基础 第2版》、《计算机组成与设计（基于RISC-V架构）》、《数字逻辑与计算机组成》等教材。
研究方向：
开源芯片、计算机体系结构、二进制翻译等，曾在ASPLOS、MICRO等会议上发表多篇论文。
代表论著：
(1) Yinan Xu, Zihao Yu, Dan Tang, Guokai Chen, Lu Chen, Lingrui Gou, Yue Jin et al. "Towards Developing High Performance RISC-V Processors Using Agile Methodology." In 2022 55th IEEE/ACM International Symposium on Microarchitecture (MICRO), pp. 1178-1199. IEEE, 2022.
(2) Jiuyue Ma, Xiufeng Sui, Ninghui Sun, Yupeng Li, Zihao Yu, Bowen Huang, Tianni Xu et al. "Supporting differentiated services in computers via programmable architecture for resourcing-on-demand (PARD)." In Proceedings of the Twentieth International Conference on Architectural Support for Programming Languages and Operating Systems, pp. 131-143. 2015.
(3) 余子濠,刘志刚,李一苇,黄博文,王卅,孙凝晖,包云岗.(2019).芯片敏捷开发实践:标签化RISC-V. 计算机研究与发展(01),35-48.
(4) 袁春风，余子濠，《计算机系统基础（第2版）》，江苏省高等学校重点教材，机械工业出版社，2018
(5) 袁春风，余子濠，《计算机组成与设计（基于RISC-V架构）》，江苏省高等学校重点教材，高等教育出版社，2020
(6) 袁春风主编，武港山，吴海军，余子濠《数字逻辑与计算机组成》（基于RISC-V架构），机械工业出版社，2020
京公网安备1101080060号
