主要参与实验室：软件系统实验室、系统结构实验室、前沿系统实验室、数据系统实验室
项目状态：正在开展
研究医疗应急、工业数字孪生、智能防御、未来驾驶、元宇宙等新兴应用和未来应用的需求和挑战，基于 IoTs-Edges-Cloud-as-a-Computer 概念，研究智能协同模型和资源调度机制，构建可伸缩的场景模拟器支持网络、存储、硬件等新型技术的验证和评测，以开源的方式研发具备百亿服务能力的面向端边云融合的 Planet-scale computer计算机系统。
主要参与实验室：前沿系统实验室、系统结构实验室
项目状态：正在开展
国际上同期性能最高的开源高性能RISC-V处理器核，香山高性能RISC-V处理器核在GitHub开源托管平台上已获得超过2600个星标（Star），形成近300个分支（Fork），形成国际上最受关注的开源硬件项目之一；得到国内外企业的积极支持——16家企业联合发起开源芯片创新联合体，围绕“香山”进一步联合开发，形成示范应用，加速RISC-V生态建设；
主要参与实验室：前沿系统实验室、系统结构实验室
项目状态：正在开展
通过融合EE、CS的教学方案指导学生独立设计一款可流片的RISC-V处理器芯片，锻炼学生的软硬件系统能力和全链条芯片设计能力，培养人才输送到高性能处理器“香山”、开源EDA、开源IP等团队和社区，为攻关“卡脖子”领域持续培养优秀的后备军。
主要参与实验室：软件系统实验室、系统结构实验室、前沿系统实验室
项目状态：正在开展
基于观测 - 参考 - 融合 - 反馈环路的设计方法系统地观测 IR 层、ISA 层和微体系结构层的细粒度设计空间， 基于与标准参考实现的差异量化及多层融合提供设计空间反馈，形成观测（Observation）、参考（Reference）、融合（Fusion）、反馈（Feedback）的设计环路，实现开源芯片设计。
主要参与实验室：软件系统实验室，前沿系统实验室
项目状态：正在开展
对IoT、AIoT典型负载进行特征分析，构建覆盖不同层次设计空间的大规模性能数据集，研究智能协同搜索算法，通过自动化、智能化的方法实现软硬协同敏捷设计。
主要参与实验室：前沿系统实验室、软件系统实验室
项目状态：正在开展
信息高铁是计算所面向人机物三元融合的智能时代提出的一种新型信息基础设施，测调管控系统是信息高铁中的核心系统，通过标签化区分隔离优先化机制、OODA控制测调回环等，为应用提供云网边端全链路确定性低延迟、高通量访问等性能保障；
主要参与实验室：软件系统实验室
项目状态：已经结题(2012-2017)
提出操作系统同时要为平均性能和 worst-case performance 做 设计和优化，提出了 subOS 的抽象 (heavy OS + light OS)，实现了节点操作系统 RainForest。向华为公司先后转移操作系统原型和累计 34 项专利，包括 8 项美国专利和 3 项 PCT 专利。
主要参与实验室：软件系统实验室
项目状态：正在开展
为解决现代计算机负载碎片化问题和可移植性问题， 研究现代计算机负载的核心计算抽象和管理抽象，形成面向现代计算机负载的统一抽象（unified abstractions）理论体系，基于抽象的组合可构建复杂负载。基于该统一抽象体系从系统方面构建高效的且具有可移植性和可扩展性的机器学习编译器、大数据系统。从体系结构方面研究扩展指令集和微体系结构。
主要参与实验室：软件系统实验室
项目状态：正在开展
与经典的量，如时间和长度，具有本质属性不同，计算机等学科的观测对象只具有外在属性，外在属性由问题定义及具体的解决方案决定。由此，需要发展独立于计量学(metrology) 的benchmark 科学与工程。基于基准测试科学与工程方法开展基本算法、智能本源等基础研究，并开发 AI、大数据、元宇宙、CPU 等相关基准。
主要参与实验室：前沿系统实验室
项目状态：正在开展
开源EDA项目，构建支持28nm工艺芯片设计的全流程（RTL到GDSII）开源EDA工具链，实现自动化和智能化的芯片设计流程，助力打造“使用开源EDA设计开源芯片”的生态体系，降低芯片设计门槛。具体来看：首先，拆解、抽象、定义和描述关键技术问题；其后，设计高质量软件架构，对各子模块中的关键问题进行专项突破，强调代码和文档质量，研发开源EDA原型系统；设计和收集至少100颗SoC芯片，组成覆盖多种场景的芯片数据集，迭代评估和优化开源EDA的功能和性能；与此同时，打造典型应用场景，支撑真实流片，逐步提升开源EDA的性能、可用性和易用性，并结合关键的开源IP等，推动形成开源开放的芯片设计解决方案。
主要参与实验室：系统结构实验室
项目状态：正在开展
主要参与实验室：系统结构实验室
项目状态：正在开展
消息式内式是2012年左右提出的一种的基于异步的请求和应答消息的新型访存体系结构，消息式内存改变了延用了几十年的传统的同步式内存系统，通过采用可定义的消息式内存交互接口，并在内存控制器、缓冲调度器引入处理逻辑。消息式内存可以灵活的支持各种内存体系上的创新技术，从而提高处理器内存通道的利用率，改进内存系统容量的可扩展性，并使处理器可适应各种新型存储器件和内存加速部件。为高效实现消息式内存系统，需要面对处理器异步访存指令、消息式内存控制器、消息式访存协议、多功能内存服务器等系统的设计挑战。
主要参与实验室：系统结构实验室
项目状态：正在开展
实时旁路监听DDRx总线命令、地址信息流并通过高速通道回传海量trace。可以结合被测系统内嵌软件插件获取的少量元数据信息，离线分析程序访存行为，用于指导体系结构设计和应用程序优化；也可以实时回传到被测系统指导系统的实时分析和调度。从2007年开始已经研制4代，先后有几十个国内外研究单位和企业采用数据或采购设备。
主要参与实验室：系统结构实验室
项目状态：正在开展
传统的处理器安全机制对于一个同一地址空间内部（例如一个进程内）的访存不做检查，而缓冲区溢出等大量攻击方法就是发生在同一地址空间内。DASICS通过修改处理器，对同一地址空间内进行细粒度的区域划分和权限设置，并在流水线访存指令执行时进行实时检查，从而有效防止各种域内的非预期访存操作。
主要参与实验室：系统结构实验室
项目状态：正在开展
面向移动互联网、物联网、互联网等新一代云计算服务器应用的需求和挑战，提出了支持高并发和高服务质量的用户态协议栈QStack，它采用灵活的系统架构根据不同应用的具体需求对CPU进行按需申请与灵活调度，提供全栈优先级支持以保证延迟敏感型请求的响应尾延迟，支持全程收发零拷贝及全栈无锁以降低系统额外开销，支持可选的智能网卡计算卸载。面向典型物联网服务场景完成的原型系统可以在保障服务质量的情况下实现单台主流服务器支持千万级并发和多台服务器亿级并发，发表论文专利多项，已开源。
主要参与实验室：系统结构实验室
项目状态：正在开展
为响应国家号召，应对处理器芯片卡脖子现状，研发了SERVE（思沃）开源处理器芯片敏捷开发云平台，主要用于加速开源处理器芯片设计过程，敏捷培养芯片设计类人才。平台主要特点是处理器软硬件设计实现全流程上云，云上“一键式”全自动开发，使开发环境构建时间数量级降低、设计开发时间减半、并发用户量显著提高。平台关键研究内容如下：1.定制设计FPGA云服务器，支撑并加速芯片设计仿真验证；2.针对芯片设计任务负载，抽象云资源/云服务；3.探索分布式计算资源调度方法，提升平台可扩展性。平台持续更新迭代，目前正在开展第三代云平台研发工作。
主要参与实验室：数据系统实验室
项目状态：正在开展
数据中心支撑两类应用：一类应用对延迟和尾延迟有明确的要求，如搜索引擎等；另一类应用则期望获得尽可能高的带宽，如大数据等。为充分利用资源，数据中心使用一个分布式存储系统同时服务两类应用。分布式存储系统需要提供确定性的性能和高吞吐，才能满足应用各自的需求。高性能存储设备、高速网络设备和带有计算能力的新型硬件的出现给分布式存储系统的设计带来了新的机遇与挑战。
我们正在设计与开发分布式存储系统FuYao，其特点：采用数据与元数据分离的架构；提供文件/块接口；支持多种KV引擎；中心控制器按需调控资源，在整个数据通路上提供确定性性能QoS保证；基于RDMA的网络通信模块提供可扩展的高性能的网络通信，充分发挥高速网络设备的能力；在采取RTC架构的数据存储服务内，建立高效的请求队列模型、资源分配与调度策略，充分发挥高性能存储设备的能力。此外，探索把某些存储功能卸载到新型硬件，以及对性能QoS的影响。
图1 自主研发分布式存储系统FuYao
代表性成果：多租户差异化尾延迟SLO保证技术QWin：1) 准确性计算租户所需要的CPU资源；2) 快速检测CPU资源需求变化，并准确分配足够资源；3) 满足多租户差异化尾延迟SLO需求，同时提升资源利用率。该工作发表在IEEE ICDCS 2022。
主要参与实验室：数据系统实验室
项目状态：正在开展
分布式内存池系统将内存资源池化，实现高性能、高可扩展、高可靠的数据访问。以键值接口提供数据访问是分布式内存池系统的一种常见形式，而且数据中心应用对键值形式的数据系统有大量需求，课题组近年来围绕键值存储系统的关键技术开展研究工作，为键值接口的分布式内存池系统开展技术储备。同时，随着新型存储硬件和网络技术的发展，如非易失性内存（NVM）、新型固态硬盘（傲腾SSD）、远程直接内存访问（RDMA），键值存储系统的设计和实现也迎来了新的发展机遇和挑战。为此，我们设计出了一系列高性能的键值存储系统并发表相关论文在高水平国际学术会议上，如HiKV (ATC 2017)、LightKV (MSST 2020)、SplitKV (HotStorage 2020)。其中，HiKV是第一个在混合内存上建立的混合索引结构，极大地提高了系统吞吐量。在此工作基础上，我们深耕基于新硬件与新场景驱动下的高性能键值存储系统的设计与实现，以满足上层应用对于低延迟键值操作的需求。
图3. HiKV中混合索引的结构与键值操作的服务流程
图4. LightKV的系统架构
图5. SplitKV系统概览
主要参与实验室：数据系统实验室
项目状态：正在开展
软硬件协同设计已经成为存储系统的设计趋势。固态硬盘（SSD）在数据库、分布式存储系统等场景中广泛应用，基于SSD进行软硬件协同创新迫切需要能进行快速设计验证的SSD主控平台。我们基于RISC-V和ARM两种指令集架构，设计并实现开源SSD主控平台Wukong。
图6展示了Wukong平台上基于RISC-V核的SSD主控总体架构。我们设计实现了NVMe controller和Flash controller，以及SSD标盘的固件。同时，围绕ZNS SSD、开放通道SSD等新SSD形态在Wukong平台上进行原型开发。此外，围绕SSD主控和固件运行需求，我们设计开发了基于RISC-V的9级流水顺序双发射处理核，支持RV64IMAC、GShare分支预测器、阻塞式DCache和ICache。
图6 SSD主控架构图（RISC-V核）
Wukong平台支持：1）对NVMe控制器、处理核、Flash控制器和固件进行探索研究、开发、优化和硬件验证；2）基于Wukong进行存储系统和数据库的软硬件协同设计，包括软件定义GC、近存计算等；3）基于Wukong进行内构安全存储系统研究。
代表性成果：Wukong 1.0，支持ARM核和RISC-V核，4通道长存颗粒，容量1TB，400~500MB读写带宽。
京公网安备1101080060号
